信号を合成する回路の実験

2018-06-10      
 今日は昼過ぎから雨・・・絶好の引き籠もり日和となりました 遅めの昼食を平らげた後一杯やりながら、シミュレーションのみで過ごしてしまっている信号の合成回路を実際に組み立てて実験してみることにしました。

 回路図は以下の通り。



 シミュレーションでは、エミフォロ用のトランジスタを適当に選んでいましたが、広帯域特性が必要なこと(=fTが高いこと)と手持ち数の関係から”2SC3355”にしました。また、J310のソース抵抗は180Ωでシミュレートしましたが、丁度手持ちが切れており200Ωで代用。回路図にはありませんが、出力は51Ωの抵抗で終端しています。

 では、この回路に信号を与えて増幅の様子を見てみましょう。まずは、IN2をショートしてIN1から21MHzの信号を入れてみました。



 ほぼシミュレーション通りの結果です。たまたまフェーズシフトのデータ採取時の測定項目が残っていて、位相差が測定されています。この回路では180°が理論値になりますが、若干ズレていますね。ま、これはノイズキャンセルには関係ないんですが、FETやトランジスタの立ち上がり特性と各所の時定数でこんな風に見えるわけです。

 次に、IN1とIN2に同じ信号を入れてみましょう。



 こちらもシミュレーション結果と大差なく、両入力を加算した値の3倍・・・即ちほぼ6倍となっています。この時の出力波形をもう少しクローズアップ。



 特に異常は見られないと判断しました。この状態で入力信号のレベルを上げていくと、出力1.9Vくらいから下端がクリップしてきます。これはエミフォロの抵抗値を弄るともう少し追い込めますが、幾ら何でもオーバースペックの領域ですから、今回実験した回路定数で問題ないでしょう。

 上記ように、信号の合成回路はシミュレーションと同等の結果を得ることができました。周波数特性も調べる必要がありますが、これはノイズキャンセラとして完成させる際に吟味すればいいでしょう。「日曜午後の引き籠もり」の様子はこの辺でお開きに
Calendar
05 | 2018/06 | 07
Sun Mon Tue Wed Thu Fri Sat
- - - - - 1 2
3 4 5 6 7 8 9
10 11 12 13 14 15 16
17 18 19 20 21 22 23
24 25 26 27 28 29 30
New !
Category
Comments
Monthly Archives
Track Backs
Counter
Sunspot Now !

 


Survey Results

 

Profile

どよよん無線技士

Author :どよよん無線技士
こおるさいん:JM1DPL

アパマンというハンデにさらにQRPまで課し、失敗連続のヘッポコリグや周辺機器の製作・・・趣味というより「荒行」か!?

メールは「JARL経由」でお願いします。

Links
Follow me !
RSS Links
QR Code
QR