AGC回路の検討
2017-11-15
11月も半ばとなりかなり寒くなってきました。千葉県北西部の風物詩である「早朝の霧」も何度か発生しましたが、今朝は一段と濃い霧で、ちょっと幻想的な風景での出社となりました。
今週末はまたしても孫娘の七五三などあってへっぽこ工作・実験時間が取れるか判らないため、少しでもその設計フェーズを進めるべく、この記事を認めておきましょう。
まずは、ブロックダイアグラム的な絵図を。

では先頭から。AGCアンプは、既に半年以上も前になりますが実験を済ませています。50mVくらいの入力で2V程度の出力が得られる回路ですが、IFアンプの最後段の出力を拾うだけですから、まずは入力インピーダンスが高いことが条件。出力は比較的インピーダンスの高いAD変換に直結しますから、まぁそんなに神経質にならなくてもいいでしょう。
AD変換部分はPICのAD変換・・・10ビットの分解能で受けることにします。IFアンプの総ゲインを凡そ100dBとすると、これを1024分割した値で受け取りますから、かなり細かい階調になるはずです。問題は変換速度。これが遅すぎるとAGCループとして遅延が生じてしまいますから、できるだけ高速な変換速度が必要ですね。まぁ、PICのクロックを数MHz以上にすればこの変換処理には数十μSしか掛かりませんから、そんなに神経質になる必要は無いでしょう。
AD変換の結果は、IFアンプのAGC曲線(でいいかな
)を考慮した電圧を出力するようにデータ変換し、その値をPIC外付けのDA変換に渡します。ここは、デバイスのチョイスによりSPIインタフェースで渡すことになりますが、シリアル通信で数十μSは必要になり、その後にDA変換にも数十μs・・・あまり問題にはならないでしょう。
AGC回路の最後尾は、IFアンプの制御電圧との整合を図る部分です。今回はMC1350が前提ですから、凡そ5Vから7Vくらいの出力にするために、いわゆる「ゲタを履かせる」ということになりますが、ここはオペアンプに任せてしまいます。
AD,DA変換とオペアンプの「ゲタ」には適切な電圧の供給が必要ですが、この辺りはボリュームでの調整となります。全部で4つの調整箇所が必要になりますからあまりスマートではありませんが、試案の段階ですから放っておきましょう
さぁ、この設計通りに実現できるのか・・・ちょっとワクワクしています
今週末はまたしても孫娘の七五三などあってへっぽこ工作・実験時間が取れるか判らないため、少しでもその設計フェーズを進めるべく、この記事を認めておきましょう。
まずは、ブロックダイアグラム的な絵図を。

では先頭から。AGCアンプは、既に半年以上も前になりますが実験を済ませています。50mVくらいの入力で2V程度の出力が得られる回路ですが、IFアンプの最後段の出力を拾うだけですから、まずは入力インピーダンスが高いことが条件。出力は比較的インピーダンスの高いAD変換に直結しますから、まぁそんなに神経質にならなくてもいいでしょう。
AD変換部分はPICのAD変換・・・10ビットの分解能で受けることにします。IFアンプの総ゲインを凡そ100dBとすると、これを1024分割した値で受け取りますから、かなり細かい階調になるはずです。問題は変換速度。これが遅すぎるとAGCループとして遅延が生じてしまいますから、できるだけ高速な変換速度が必要ですね。まぁ、PICのクロックを数MHz以上にすればこの変換処理には数十μSしか掛かりませんから、そんなに神経質になる必要は無いでしょう。
AD変換の結果は、IFアンプのAGC曲線(でいいかな

AGC回路の最後尾は、IFアンプの制御電圧との整合を図る部分です。今回はMC1350が前提ですから、凡そ5Vから7Vくらいの出力にするために、いわゆる「ゲタを履かせる」ということになりますが、ここはオペアンプに任せてしまいます。
AD,DA変換とオペアンプの「ゲタ」には適切な電圧の供給が必要ですが、この辺りはボリュームでの調整となります。全部で4つの調整箇所が必要になりますからあまりスマートではありませんが、試案の段階ですから放っておきましょう

さぁ、この設計通りに実現できるのか・・・ちょっとワクワクしています

- 関連記事